PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-073493

(43)Date of publication of application: 28.03.1991

(51)Int.CI.

G11C 11/417 H01L 27/10

(21)Application number: 01-207811

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

14.08.1989

(72)Inventor: MIZUKAMI MASAO


SATO YOICHI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To attain rapid and stably reading by amplifying a reading signal of a comparatively small signal level read out from a memory cell with a single end constitution by a differential sense amplifier based upon a reference voltage formed by a dummy cell.

CONSTITUTION: A Y-group decoder DCR decodes a Ygroup address signal to form a data line selecting signal and a Y selection circuit YSW connects the data line of a memory array M-ARY consisting of memory cells with single end constitution to a common data line CD. The dummy data line of a dummy array DCA is connected to a common dummy line CDD through a dummy switch circuit DSW and the reading signal of the common data line CD is supplied to the differential sense amplifier SA using the potential of the CDD as a reference voltage and highly stably and rapidly amplified. Consequently, high sensitive and rapid reading can be attained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報(A)

平3-73493

Solnt. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)3月28日

G 11 C 11/417 H 01 L 27/10

3 7 1

8624-5F 8323-5B

8323-5B G 11 C 11/34

305

審査請求 未請求 請求項の数 3 (全13頁)

②特 願 平1-207811

郊出 頭 平1(1989)8月14日

@発明者 水上

雅雄

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

 東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイエンジニアリング株式会社内

⑦出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁目 6 番地

⑦出 願 人 日立超エル・エス・ア イエンジニアリング株 東京都小平市上水本町5丁目20番1号

式会社

四代 理 人 弁理士 小川 勝男

外1名

明 細 書

発明の名称
半導体配位装置

- 2. 特許請求の範囲
 - 1. シングルエンド構成のスタティック型メモリ セルからの読み出し信号を、ワード線とダミー データ線との交点に設けられたダミーセルによ り形成された基準電圧を受ける差動型のセンス アンプにより増幅することを特徴とする半導体 記憶装置。
 - 2. 上記スタティック型メモリセルがマトリックス配置されてなるメモリアレイとそれに対応をたがミーアレイとを一対として共運データ線を設けるとともに、一方のメモリアレイからの銃み出し動作のとき、他方のメモリアレイに対応したがミーセルを選択してそれぞれの共運データ線の信号を差動型のセンスアンプに入力することを特徴とする特許請求の範囲第1項記載の半導体配位装置。
 - 3. データ線を一方の電位にアリチャージし、共

選データ線を他方の電位にブリチャージすると ともに、上記ダミーセルは対応するものが直列 形態に接続されるものであることを特徴とする 特許請求の範囲第2項記載の半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体配信装置に関し、1本のデータ線に結合されるシングルエンド構成のスタティック型RAMに利用して有効な技術に関するものである。

(従来の技術)

実質的に1本のデータ線にし、このデータ線により書き込み動作と読み出し動作とを行うスタティック型RAMが、特別昭56-105387号公報により提案されている。このRAMにおけるメモリセルは、CMOSインバータ回路と、その出力信号を選択的に入力優に帰還するクロックドインバータ回路と、書き込み信号を伝える伝送ゲートMOSPBT、及び読み出し信号を出力する読み出し用クロックドインバータ回路から構成さ

れる。これにより、このメモリセルは、入力専用 端子と出力専用端子とを持ち、それぞれ入力用と 出力用のバスライン(データ線)に接続される。 このとき、隣接するメモリセルに対して、例えば 上記出力用バスラインを入力用バスラインとして 用いるようにすることによって、バスラインの数 を通常の相補データ線を用いたRAMに比べて半 波させるものである。

(発明が解決しようとする課題)

上記のRAMにあっては、実質的にバスライン(データ線)が約1/2に半減できる利点はある反面、メモリセルとして上記のようなクロックがタインバータ回路を用いるものであるため素子数が多くなる。例えば、上記メモリセルをCMOS回路により構成した場合、1つのクロックドインパータ回路において4個のMOSFBTを必要とするから、MOSFBTの数が全体で12個も必要になる等の問題がある。ちなみに、完全スタティック型メモリセルにおいては、全部で6個のMOSFBTから構成されるものである。

(実施例)

第1図には、この発明に係るスタティック型RAMの一実施例のブロック図が示されている。同図の各回路ブロックは、公知の半導体集積回路の製造技術により、単結晶シリコンのような1個の 半導体基板上において形成される。

この発明の目的は、高集積化と低消費電力化を 実現した新規なシングルエンド構成のスタティック型RAMを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は、本明細 の記述および抵付図面から明らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。 すなわち、シングルエンド構成のスタティック型 メモリセルからの読み出し信号を、ワード線とダ ミーデータ線との交点に設けられたダミーセルに より形成された基準電圧を受ける差動型のセンス アンプにより増幅する。

(作用)

上記した手段によれば、シングルエンド構成の メモリセルからの比較的小さな信号レベルの読み 出し信号をダミーセルにより形成された基準電圧 を用いて差勢型のセンスアンプを用いて増幅する ため高速で安定した読み出しが可能になる。

- ドに応じたワード線の選択動作を行う。

メモリアレイM-ARYは、後述するようなシングルエンド構成のメモリセルがマトリックス配置されて構成される。すなわち、データ線とワード線との交差点に各メモリセルが配置される。

このようなメモリアレイM-ARYに対して、その読み出し参照電圧を形成するダミーセルからなるダミーセルアレイDCAが設けられる。ダミーセルアレイは、各ワード級とダミーデータ線との交点にそれぞれ設けられる。すなわち、ダミーアレイDCAは、ダミーセルが1列分により構成される。

Y系のデコーダDCRは、Y系のアドレス信号を解読してデータ線の選択信号を形成する。データ線選択信号は、Y選択回路(カラムスイッチ) YSWに伝えられる。Y選択回路YSWは、データ級の選択信号にしがってメモリアレイMーAR Yのデータ線を共選データ線CDに接続させる。 この実施例では、上記ダミーアレイDCAのダミーデータ線がダミースイッチ回路DSWを介して 共選ダミーデータ級CDDに接続される。上記共選データ級CDDの競み出し信号は、共選ダミーデータ級CDDの電位を参照電圧とする差動型のセンスアンプSAに供給され、ここで高安定にかつ高速に増幅される。センスアンプSAの増幅出力信号は、データ出力回路DOBを選して出力増子Dout から送出される。

タイミング制御回路TGは、クロック信号CLKと制御信号R/Wを受けて、内部動作に必要なブリチャージ信号PCやセンスアンブ動作タイミング信号sc等を形成する。

データ入力回路DIBは、入力端子Dtaから供給された書き込みデータを受けて、共通データ線CDに伝える。

第2図には、この発明に係るスタティック型RAMの要部一実施例の回路図が示されている。同図の回路はCMOS(相補型MOS)回路から構成されており、PチャンネルMOSFETは、そのチャンネル(バックゲート)部に矢印が付加されることによってNチャンネルMOSFETと区

別される。

この実施例におけるメモリセルMCは、高集積 化のためにシングルエンド構成とされる。すなわ ち、メモリセルMCは、そのうちの1個のメモリ セルMCが例示的に示されているように、一対の CMOSインパータ回路N1とN2の入力と出力 とが交差接続されてラッチ形態にされる。この場 合、インバータ回路N1の入力端子からのみ保持 情報の書き換えを可能とするために、言い換える ならば、シングルエンド構成とするために、イン パータ国路N1を構成するMOSFETのサイズ (コンダクタンス) が大きくされ、インバータ回 数N2を構成するMOSFETのサイズ(コンダ クタンス) が小さくされる。これにより、インバ - 夕回路 N 1 の入力とインバータ回路 N 2 の出力 の接続点がラッチ回路の入出力端子とされ、この 入出力端子をハイレベルノロウレベルにすれば、 それに応じて保持情報が決定される。

上記ラッチ回路の入出力端子は、書き込み用の アドレス選択スイッチMOSPETQ3を通して

データ線Dのに接続される。この書き込み用のアドレス選択スイッチMOSFETQ3のゲートは、対応する書き込みワード線WのWに接続される。上記ラッチ回路の入出力端子は、統み出し用の増幅MOSFETQ1のゲートに接接される。こドレインと上記対応するデータ線DのSFETQ2がよりに対応するで、サークのアドレス選択スイッチMOSFETQ2がよりので、対応するによりに接続される。

メモリアレイM-ARYを構成する同じ行に設けられる他のメモリセルも上記同様な構成とされ、上記ワード線WOW, WOR及びW1W, W1Rに対応するアドレス選択用スイッチMOSFETのゲートがそれぞれ接続される。同図には、行方向には2個分のメモリセルの具体的回路が例示的に示されている。

メモリアレイM-ARYを構成する同じ列に設けられる他のメモリセルも上記同様な構成とされ、

上記データ線 D 0 、 D 1 に接続される。同図には、 経方向にも2個分のメモリセルの具体的回路が例 示的に示されている。

上記データ線DO、D1・・・及び後述するダミーデータ線DD等には、Pチャンネル型のブリチャージMOSPETQ5、Q6及びQ7が設けられる。これらのMOSPETQ5,Q6及びQ7のゲートには、ブリチャージ信号PCが共通に供給される。

この実施例では、上記メモリセルからの読みが も動作において用いられる参照電圧を形成するが ミーセルが設けられる。ダミーセルDCは、 直成で れる。上記ダミーセルDCを構成する一方のMOSFBTQ3のゲートは、 対応する読み出して よのゲートは、特に制限されないが、上記プリー とのゲートは、特に制限されないが、上記プリー ナージ信号PCが伝えられる。これにより、プリ チャージ期間においてMOSFBTQ4がオラリ 能となり、読み出し期間にMOSFBTQ4が オン状態になり、グミーセル列がアクティブにされる。

上記各データ練D0、D1・・等は、カラム選択回路を構成する並列形態のPチャンネルMOSFETからなるCMOSスイッチ回路Q10、Q11、Q12、Q13を介して共通データ線CDに接続される。これに対して、ダミーデータ線DDは、同様なCMOSスイッチ回路Q14、Q15を介してダミー共通データ線CDDに結合される。

上記 Nチャンネル型のスイッチMOSFBTQ11のゲートは Y選択線 Y 0 に接続され、 Pチャンネル型のスイッチMOSFBTQ10のケートには、インバータ回路 N 1 0 を選した Y選択線 Y 0 の選択信号が伝えられる。データ線 D 1 に対域に対応した MOSFBTQ12. Q13も、上記同様に対応する Y選択線 Y 1 の選択信号が伝えられる。また、ダミーデータ線 D D に設けられるグミースイッチMOSFBTQ14. Q15のゲートにも、グミー選択線 D Y の選択信号が同機に供給される。

号。cがハイレベルにされたときにオン状態にな り、センスアンプを活性化させる。

第2段目の増幅回路は、ダブルの差動回路は、ダブルの差動回路は、ダブルの差動回路に 構成される。すなわち、NチャンネルMOSFE Tからなる差動MOSFETと、そのドレイを に設けられたPチャンル型の電流を動物である。 食荷MOSFETとからなる2対の差動増半ドの の入力を交差的に接続し、そのダブルメンを動めて ある。これら2対がレスンを動がである。 SFETの共通ソースと回路の接地電位点とチャンが信号scを受けるNチャンが信号scを受けるれ、シアには、上記同様に ネルMOSFETQ21が設けられ、上記同様に 活性化される。

上記一対の差動回路の一対の出力強子と電弧電圧 V cc との間には、上記タイミング信号 s c を受ける P チャンネル型のプリチャージ M O S F B T が設けられる。そして、上記差動回路の出力信号は、インパータ回路 N 4 と N 5 を通して形成された相補的な出力信号 A と B が出力回路に伝えられ

ダミー選択線DYは、定常的に選択レベルに固定 されるものの他、メモリアクセスに同期してその 部度選択レベルにしてもよい。

上記共通データ線CDとダミー共通データ線CDDの信号は、次に説明するような差動型のセンスアンプによって増幅される。

この実施例におけるセンスアンプは、増幅回路 が2段級列形態に接続されて構成される。入力段 回路は、次の回路から構成される。

上記共通データ線CDとダミー共通データ線CDDの信号は、レベルシフト動作を行うソースフォロワ形態のNチャンネルMOSFETQ16とQ17のゲートに伝えられる。これらのMOSFETQ16とQ17のソース側には、電流ミラー形態にされたNチャンネルMOSFETQ18.Q19の共通ソースと回路の接地電位点と間には、スイッチMOSFETQ20が設けられる。このスイッチMOSFETQ20は、センスアング信号scが供給され、タイミング信号にか

ፚ .

出力回路は、上記インバータ回路N4とN5を 通した相補出力信号AとBを受けるブッシュアル 形態のNチャンネルMOSPETQ23.Q24 及びQ25、Q26と、上記プッシュプル回路の 出力信号をそれぞれ受けるラッチ形態に接続され た一対のインバータ回路から構成される。上記プ ッシュプル回路Q23.Q24とQ25.Q26 のゲートには、上記信号AとBが交接的に供給さ される。例えば、出力信号AがハイレベルならM OSFETQ23とQ26がオン状態になり、そ の信号レベルがラッチ回路に取り込まれるととも に、出力端子 Dout からはロウレベルの信号が出 力される。出力信号BがハイレベルならMOSF BTQ24とQ25かオン状態になり、その信号 レベルがラッチ回路に取り込まれるとともに、出 力端子Doutからはハイレベルの信号が出力され

なお、上記共通データ線CDには、書き込み動作のとき書き込み信号を伝える入力回路DIBの

出力協子も結合される。

上記ワード線WOR、W1R及びWOW、W1WSは、X系の選択回路であるXアドレスパッファXADBをよれたアドレス信号を解放するととももに図示しないリードンライト信号に応じて書きるとといるのは読み出し用の1本のワード線の選択されるの選択されるでは、アドレスパッファとデコーダとを合われては、アドレスパッファとデコーダとを合われてコーダ回路DCRの出力部には、図示しないが頭配のようなワードドライバが設けられるものと理解されたい。

上記Y選択線Y0、Y1等は、Y系の選択回路であるYアドレスバッファYADBと、アドレスパッファYADBと、アドレスパッファYADBを通して取り込まれたアドレス 信号を解読して1本のデータ線の選択信号を形成するデコーダ回路により選択される。同週では、アドレスバッファとデコーダとを合わせてYADB、DCRのように表している。

ようなレベル差(VR-L)を差動型のセンスアンプSAが増幅して、ロウレベルしの読み出し信号に対応した出力信号 Dout を形成する。

一方、選択されたメモリセルにおいてラッチ回路の入出力強子がロウレベルならMOSFER就の日本がはなっている。したかって、読み出し用のワード線WORがハイレベルに選択がインははても、データ線DO等はハイレンははでも、データ線DO等はれる。このプリチャージレベルのままにされる。このが作者では、ダミーセルは上記のようなディステャーと動作を行って基準電圧VRを形成する。このようなレベル接(HーVR)を登勘型のセンスアンラないがある。

また、書き込み動作のときには、入力値子Diaから供給された書き込みデータが入力パッファ回路DIBを通して共通データ線CDに伝えられる。この共通データ線CDに伝えられたハイレベル/ロウレベルの書き込み信号は、カラムスイッチ回

第7図には、この実施例のスタティック型RA Mの動作の一例を説明するためのデータ繰Dとが ミーデータ線DD波形図が示されている。

プリチャージ期間において、データ級Dとダミーデータ級DDは、共にハイレベルHにプリチャージされている。

読み出し期間では、読み出しワード級が選択される。また、上記プリチャージ期間の終了にはよりかまったルのMOSFBTQ4等がオン状態におれたメモリセルのOSFBTQ4等がオールなられたメモリセルなられて、近端子がはいる。しば、アータ線のは、ボストローンでは、アータ線の上に対し、アータをしている。といったのとき、グラーとは、MOSFBTQ1等のコングをでしたがストロージをでは、グラーとは、MOSFBTOI等のコングをできたが、ストロージをでは、グラーンがでは、カージをでは、一般のよりには、一般のよりには、一般のよりには、一般のよりには、一般のよりには、一般のよりには、一般のよりには、カージをでは、一般のよりに

路YSW、データ線を通して選択された書き込み ワード線に対応した1つのメモリセルに伝えられ ることによって書き込みか行われる。すなわち、 この実施例のメモリセルは、インバータ回路N2 を構成するMOSFBTのコンダクタンスが小さ く設定されているから、上配選択経路及びスイッチMOSFBTQ3を通して伝えられた信号レベルに従って、その保持レベルが決定される。

この実施例のスタティック型RAMは、上記のようにシングルエンド型のメモリセルを用いるものであるため、セル面積を小さくでき高集積化が可能になる。この読み出し信号は、ダミーセルにより形成された基準電圧を参照して差動型のセンスアンプにより増幅されるものであるから、高速に高安定に読み出される。

第3図には、この発明に係るスタティック型R AMの他の一実施例の回路図が示されている。

この実施例におけるメモリセルは、前配のようなインパータ回路NIとN2からなるラッチ回路の入出力端子がアドレス選択用スイッチMOSF

持閉平3-73493(6)

BTQ1とQ2を通してデータ線D0に接続される。上記スイッチMOSFETQ1のゲートは、 同図において横方向に延長されるワード線W0に 接続され、この実施例では上記スイッチMOSF ETQ2のゲートは、同図において経方向に延長 されるY選択線Y0に接続される。

メモリアレイM~ARYを構成する同じ行に設けられる他のメモリセルも上記同様な構成とされ、上記ワード級WOに対応するアドレス選択用スイッチMOSFETのゲートが接続される。同図には、行方向には2個分のメモリセルの具体的回路が例示的に示されている。

メモリアレイM-ARYを構成する同じ列に設けられる他のメモリセルも上記同様な構成とされ、上記データ繰り0に接続される。そして、上配Y選択線に対応するアドレス選択用スイッチMOSFETのゲートが共通に接続される。周囲には、経方河にも2個分のメモリセルの異体的回路が例示的に示されている。

上記データ線DI、DI・・・及び後述するダ

結合して、ダミーデータ繰りDのプリチャージ電位の引き抜きを行う。このダミーデータ繰の電位引き電位は、上記メモリセルからのロウレベルの設み出し動作におけるデータ繰の電位低下分の半分に設定される。それ故、ダミーセルDCは、MOSFBTQ3とQ4の接続点の寄生容量が不足するなら容量素子が付加される。

上記各データ線DO、DI・・等は、前記同様なカラムスイッチ回路を介して共通データ線CD に接続される。ダミーデータ線DDも同様にして ダミー共通データ線CDDに結合される。

上記共遠デーク線CDとダミー共遠データ線CDDの信号は、前記同様なセンスアンプによって増幅される。センスアンプにおけるインパータ回路N5の出力信号Aは、次の再書き込み回路に伝えられる。再書き込み回路は、再書き込みデータRWDを形成するインパータ回路N8と、上記再書き込みデータRWDの出力制御信号を形成する疑列形態とインパータ回路N7によ

ミーデータ繰り口等には、Pチャンネル型のブリチャージMOSFETQ5、Q6及びQ7設けられる。これらのMOSFETQ5、Q6及びQ7のゲートには、ブリチャージ信号PCが共通に供給される。

り出力される出力制御信号を受けて、上記再書き 込みデータRWDを共選データ線CDに伝えるM OSFETQ22から構成される。

この実施例のスタティック型RAMの読み出し 動作の概略は次の通りである。

ブリチャージ信号 P C (クロックパルス C L K) がロウレベルからハイレベルに変化すると、 それに応じて、アドレス信号の取り込みが行われ、 デコ。一 がそれを解読して例えばワード線w 0 と Y選択線Y 0 が選択状態にされる。

これにより、上記ワード線WOとY選択線YO との交点に設けられた1つのメモリセルのみが選 択され、そのラッチ回路の入出力端子がデータ線 D0と結合される。このメモリセルMCの保持レ ベルがロウレベルのとき、データ級DDのプリチ ャージレベルが、メモリセルM C のロウレベルに よりロウレベル側に低下させられる。すなわち、 データ線DOの寄生容量とメモリセルMCにおけ るラッチ回路の入出力端子の寄生容量との容量比 に対応したチャージシェアが生じる。このとき、 データ線DOの容量値に対してメモリセルの容量 値は小さいから、データ線D0の電位は値かに低 下するのに対して、メモリセルMCの保持電位は、 急激に上昇してラッチ回路を構成するインバータ 回路NIのロジックスレッショルド電圧を超えて しまう。それ故、メモリセルMCの保持レベルは、 ロウレベルからハイレベルに反転させられてしま

なお、選択されたワード線W C に結合された他のメモリセルは、Y選択線Y I 等がロウレベルの非選択状態になっている。それ故、ワード線W C に対応した他のメモリセルは、ラッチ回路により保持動作が行われており、それに対応して他のデ

う。言い換えるならば、この実施例におけるメモリセルの読み出し動作は、上記のように保持レベルがロウレベルのときには、プリチャージレベルをロウレベルに引き抜く反作用として保持レベルかハイレベル側に破壊されることによって行われる。

上記のようなデータ額D0のブリチャージ電位の数小な電位低下を検出するために、ダミーセルDCが使われる。すなわち、ワード線W0のハイレベルに対応してM0SFBTQ3が放になってなり、プリチャージ期間のときオン状なにでなり、であM0SFBTQ3との接続にででいたM0SFBTQ3とを接続でしたが点のこれにより、ダミーデータ線DDの電位が、上記データ線フDの電位が、上記データ線プロウレベル読み出したおける低下分の対策のはないる。

上記データ線 DOとダミーデータ線 DDの電位変化分は、カラムスイッチ回路を選して共選デー

ータ線D1等はブリチャージ電位を維持するものである。

例えば、次の動作サイクルにおいて、ワード線 YOに代わってYIが選択され、このワード線 Iに対応したメモリセルがハイレベルを保持しているなら、データ線DIの電位はプリチャーンで 位のままにされる。このときには、センスアンで SAの出力信号Aがロウレベルになり、再書き状態 のままにする。すなわち、上記のようなハイ、保 のままにする。すなわち、上記のようなハイ、保 情報は破壊されないから、再書き込み動作が省略 される。

この実施側のRAMでは、ワード線が1本から 構成されることに代わってY選択線が追加される が、実質的に1つのメモリセルしか選択されない から低情要電力化が可能になる。

第4図には、この発明に係るスタティック型R AMの更に他の一実施例の要部回路図が示されて いる。すなわち、2ポートRAMの一実施例であ

なお、特に制限されないが、この実施例では、 メモリセルからの読み出しは号は、書き込み信号 と同極性が出力される。すわなち、書き込み用の インパータ回路N1の出力端子側に読み出し用の MOSFETQ1とスイッチMOSFETQ2が

ARIを受ける読み出し系アドレスパッファRABと、書き込み用アドレス信号AWIを受ける書き込み系アドレスパッファWABから構成される。 上記アドレスパッファRABとWABの出力信号は、それぞれ対応する読み出し系アドレスデコーダRDCR、書き込み系アドレスデコーダ回路WDCRに供給される。

上記アドレスデコーダRDCRとWDCRにより形成されたX系の選択信号は、競み出し系のワードドライバRDVと書き込み系のワードドライバWDVを介してメモリアレイM-ARY1とM-ARY2の競み出しワード線、書き込みワード線に伝えられる。

上記アドレスデコーダRDCRとWDCRにより形成されたY系の選択信号は、Y選択回路YSW)、YSW2と、書き込み系のYワードドライバに伝えられる。

上記一対からなるメモリアレイM-ARY1. M~ARY2とダミーセルDC1. DC2からの 読み出し信号と基準電圧とはセンスアンプSAに 設けられる。この構成に代えて、ラッチ回路の同 じ入出力嫡子側から上記読み出しと書き込みを行 うようにするものであってもよい。

この構成では、整き込み用と読み出し用のデータ級が設けられることに対応して、 き込み信号を同じサイクルで読み出すことができる。すなわち、書き込み動作の確認を同じメモリサイクル中に行うことができる。このような動作モードを実行する場合には、書き込み用と読み出し用のワード級が共に選択される。

第5図には、この発明が適用された2ポートR AMの一実施例のブロック図が示されている。

メモリアレイは、M-ARY1とM-ARY2から構成される。これらのメモリアレイM-ARY1とM-ARY2は、前記実施例のようなシングルエンド構成のメモリセルを用いて構成される。 それ故、その読み出しのためのダミーアレイDC1、DC2がそれぞれのメモリアレイM-ARY1、M-ARY2に対応して設けられる。

アドレスパッファは、読み出し用アドレス信号

入力され、ここで増幅されてデータ出力回路 D O B を通して出力される。

書き込み信号 Dinを受ける書き込み回路(データ入力パッファ) DIBの出力信号は、上記Y選択回路YSW1、YSW2に伝えられる。

読み出し用クロック信号RCは、読み出し系のタイミング発生回路RTGに入力され、ここで読み出し動作に必要な内部のタイミング信号が形成される。書き込み用クロック信号WCは、書き込み系のタイミング発生回路WTGに入力され、ここで書き込み動作に必要な内部のタイミング信号が形成される。

アドレス比較回路ACOMPは、読み出し系の内部アドレス信号arlと書き込み系の内部アドレス信号awlとを受けて、音き込みアドレスと 読み出しアドレスが競合したことを検出し、その 検出出力をY選択回路YS型1、YSW2に伝え

上記アドレス比較回路ACOMPは、跨アドレス信号aェーとaw」とが一致したときには、ラ

チィトデータを優先させて、選択されるメモリセルには き込み動作を行わせる。そして、メモリセルの読み出しを行わないで、上記書き込み系の共通データ線と競み出し系の共通データ線を短絡して書き込みデータをそのまま読み出しデータとして出力させる。この構成を探ることによって、同じメモリセルに対する書き込みと読み出しを実質的に同時に行わせることが可能になる。

この実施例では、メモリアレイM~ARYを2つ分割し、それに対応してそれぞれにダミーセル列DC1とDC2を設ける。この理由は、例えばメモリアレイM-ARY1のデータ線を選択したときには、メモリアレイM-ARY2個のダヴェーセル列DC1を選んで基準電圧を形成する。ことの構成では、メモリアレイM-ARY1のでは、メモリアレイM-ARY1のがある。この構成では、メモリアレイM-ARY1のがあるの読み出し情号は、メモリアレイM-ARY1(又はM-ARY2)の共通データ線から出

にする。このとき、メモリアレイM-ARY1を 選択する反転アドレス信号AR9がハイレベルな ら、スイッチMOSPETQ32がオン状態にな って書き込み系の共通データ線Diと読み出し系 の共通データ線RDC1に接続して、書き込み信 号をそのまま伝える。このとき、メモリアレイM - ARY2関では、書き込み系の共通データ線D 1の信号がインバータ回路を介して反転されて統 み出し系の共通データ網RDC2に伝えられる。 これにより、センスアンプSAには差動信号が人 力され、それの増幅出力信号が読み出し信号とし て出力される。おな、メモリアレイM-ARY2 側が選択されるときには、書き込み系の共通デー 夕線DIの信号がインバータ回路N3Dによって 反転されてスイッチMOSFBTQ31とQ32 を通して読み出し共通データ線RCD1に伝えら れ、上記のような擬似的な参照電圧としてセンス アンプSAに伝えられる。

なお、図示しないが、センスアンプSAとして は、シングルエンドの差動増幅回路を2個数けて、 力され、ダミーセル列DC2(又はDC1)からの基準電圧は、メモリアレイM-ARY2(又は DC1)から以来モリアレイM-ARY2(収録を通して出力される。これにより、資信号が共に等しい寄生容量を持つ共通データ線を通してセンスアンプSAに伝えられる。これにより、信号とが平路の寄生容量がバランスし、メモリセルを構成するMOSFETのコンダクタンス比に従ってレベル差を持つ読み出し信号と基準電圧を得ることができる。

第6図には、上記2ポートRAMにおける書き込み系の共通データ線と読み出し系の共通データ 線の一実施例の回路図が示されている。

書き込みアドレスと読み出しアドレスが一致した場合、書き込み系の共通データ線Diと読み出し系の共通データ線RCD1を短絡させるスイッチMOSFBTQ30、Q31及びQ32、Q33を設ける。すなわち、アドレス比較回路ACOMPがハイレベルの比較一致出力を形成したとき、スイッチMOSFBTQ31とQ33をオン状態

その入力に差動的に上記読み出し系の共選データ 線RCD1とRCD2を接続し、上記アドレス信 号AR9とAR9により一方のセンスアンプを活 性化するものであってもよい。すなわち、負債に 電液ミラー回路を用いたシングルエンド構成の差 動増幅回路度にある方のセンスアンプを上記アド レス信号AR9とAR9により選択するものである。

第8図には、上記第5図に示した2ポートRA Mにおけるダミーセル列の一実施例の回路図が示 されている。

この実施例では、メモリアレイM - ARY1に 対応したダミーセルは1つのMOSFETから構 成され、他方のメモリアレイM - ARY2に対応 したダミーセルを構成する同様なMOSFETと 直列形態に接続される。すなわち、メモリアレイ M - ARY1とM - ARY2の一対からなるダミ ーデータ線間が上記ダミーセルを構成する2つの MOSFETにより接続される。 この実施例では、メモリアレイのデータ線及び ダミーデータ線は、PチャンネルMOSFBTQ 32なしいQ37からなるMOSFBTにより回 路の接地電位のようなロウレベルにプリチャージ される。これに対して、共通データ線CD1とC D2は、NチャンネルMOSFBTQ30とQ3 1により電源電圧Vccのようなハイレベルにプリ チャージされる。

この構成においても、メモリアレイM-ARY 1のデータ線が選択されときには、メモリアレイ M-ARYI側のダミーデータ線DD2が選択れ、 メモリアレイM-ARY2のデータ線が選択さり ときにはメモリアレイM:ARYI側のダミーデータ線DD1が選択される。これにより、データ 線とダミーデータ線がそれぞれ共通データ線CD 1とCD2を介してセンスアンプに伝えられ、共 通データ線の寄生容量を等しくできる。

また、上記のようになプリチャージレベルに設 定すると、データ線及びダミーデータ線が選択さ れたとき、統み出し信号レベルは両者の電荷結合

ルからの読み出し信号とダミーセルを用いた形成 した基準電圧とを差動型のセンスアンプにより増 幅することにより、高感度で高速の読み出しが可 能になるという効果が得られる。

(2)メモリアレイを 2 分割し、それぞれにダミーセル列を設けて、メモリセルとダミーセルからの読み出し信号を上記分割されたメモリアレイに対応した共通データ線を通して出力させることにより、読み出し信号経路をバランスさせることができるから、いっそうの読み出し動作の安定化を実現できるという効果が得られる。

(3)データ線やダミーデータ線と共通データ線を逆のレベルにプリチャージしておいて、カラム選択動作によりハーフ電位にすることにより、遊動型のセンスアンプを最も感度が高い領域で動作させることができるという効果が得られる。

(4)上記(3)において、ハーフ間位が落ち込みすぎた とき、プリチャージMOSFETを再び動作状態 にすることによって、上記センスアンプを高感度 領域で動作させることができるという効果が得ら によりハーフプリチャージ電位になり、そのハーフプリチャージ電位を基準にして、前記第7図に示したようにロウレベルとと基準電圧VRが変化する。これにより、差動型のセンスアンプの最も感度が高い中間電位での差信号を形成することができる。

このとき、共通データ線の寄生容量がデータ線やダミーデータ線の寄生容量に比べて小さいことにより、上記ハーフブリチャージは位が下がり過ぎると、センスアンブの感度を悪くする方向に作用する。このときには、上記カラム選択動作が行われた後に、上記スイッチMOSFETQ30とQ31を再びオン状態にして、上記読み出し信号の直流レベルを持ち上げるようにするものであってもよい。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(1)一方の入出力端子から書き込みが可能にされた ラッチ回路を用いたシングルエンド構成のメモリ セルを用いて高集積化を図るとともに、メモリセ

れる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は前部と実施例の に説明で確々変更可能であることはいうではなる。例えば、ダミーセルの構成は、メモリなることはいい。例えば、ダミーセルの構成は、メモリなることができるのである。出力回路は、上記の信号を出力である。出力によい。 してもよい。

特問平3-73493(11)

この発明は、シングルエンド構成のメモリセルを用いたスタティック型RAMとして広く利用できる。

(発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、一方の入出力端子から書き込みが可能にされたラッチ回路を用いたシングルエンド構成のメモリセルを用いて高集積化を図るとともに、メモリセルからの読み出し信号とダミーセルを用いた形成した基準電圧とを接動型のセンスアンプにより増組することにより、高速度で高速の読み出しが可能になる。

4. 図面の簡単な説明

第1図は、この発明に係るスタティック型RA Mの一実施例を示すブロック図、

第2回は、この発明に係るスタティック型RA Mの一実施例を示す要部回路回、

第3図は、この発明に係るスタティック型RA Mの他の一実施例を示す要部回路図、

み系ソワードドライバ、M・ARY、M・ARY、M・ARY、1、M・ARY2・・メモリアレイ、DCA・・ダミーセルアレイ、DC1、DC2・・ダミーセル列、YSW・・Y選択回路(カラムスイッチ回路)、SA・・センスアンプ、RWA・・再書き込み回路、DOB・・データ出力バッファ、DIB・・データ入力バッファ、TG・・タイミング制御回路、RTG・・整き込み系タイミング発生回路、WTG・・書き込み系タイミング発生回路、ACOMP・・アドレス比較回路

代理人弁理士 小川 勝男

第4図は、この発明に係るスタティック型RA Mの更に他の一実施例を示す要部回路図、

第5図は、この発明が適用された2ポートRA Mの一実施例を示すプロック図、

第6図は、上記2ポートRAMにおける書き込み系の共通データ線と読み出し系の共通データ線の一実施例を示す回路図、

第7図は、この発明に係るシングルエンド構成 のメモリセルの読み出し動作の一例を説明するた めの波形図、

第8図は、上記2ポートRAMにおけるダミーセル列の一実施例の国路図が示されている。

XADB、YADB、ADB・・アドレスパッファ、RAB・・読み出し系アドレスパッファ、WAB・・書き込み系アドレスパッファ、DCR・・デコーダ回路、RDCR・・読み出し系アドレスデコーダ回路、WDCR・・書き込み系アドレスデコーダ回路、DRV・・ドライバ、RDV・・読み出し系ワードドライバ、響き込み系ワードドライバ、WYDV1、WYDV2・・書き込

